可測性設計(DFT)介紹-defects&fault models

前面的文章我們對DFT做了一個整體介紹,本文我們對DFT的基本概念——缺陷和故障模型做一個全面的介紹,所有的DFT工作都是為了檢測這些缺陷的。

01

什麼是缺陷和故障模型?

缺陷

是指電路因物質方面的原因而改變了其本來的結構,它出現在器件製造或使用階段,通常是指因製造加工條件的不正常和工藝設計有誤等造成電路不正常的物理結構,例如引線的開路、短路等。

故障

是缺陷抽象級的表示,由於引起晶片發生故障的製造缺陷原因多種多樣,為了便於分析和判斷故障,需要將故障的特徵進行抽象和分類,把呈現同樣效果的故障歸併成同一種故障型別,並使用同一種描述方法,這種故障描述方式稱為

故障模型

可測性設計(DFT)介紹-defects&fault models

CMOS 工藝中常見的製造缺陷或曰物理缺陷對地和對電源的短路:

對地和對電源的短路

由塵埃引起的連線斷路

金屬穿通引(Metal Spike-through)體管源或漏的短路

靜電擊穿

下面用這個CMOS反相器來圖示來看一下這幾種缺陷:

可測性設計(DFT)介紹-defects&fault models

製造過程中的物理故障便會導致邏輯故障。

可測性設計(DFT)介紹-defects&fault models

02

四種常見的故障模型

固定型故障模型(stuck-at fault model)、時延故障模型(delay fault model)、橋接故障模型(

Bridging Fault Model)、固定開路故障模型(Stuck-Open Fault Model)。

Stuck-at fault model

在stuck-at故障模型中,最常見的故障模型是single stuck-at (SSA) 模型。SSA指的是這個故障stuck-at 0或者1。

stuck-at 0的話我們通常考慮發生故障的地方直接接地端。stuck-at 1的話,通常是接到了VDD,也就是供電端。

當我們為SSA故障模型生成測試向量時,我們認為系統中只有一個故障,當同時有多個故障的時候,我們就要用到多故障模型 Multiple stuck-at (MSA)。

可測性設計(DFT)介紹-defects&fault models

舉個例子,stack-at 1 的module邏輯真值表如下:

可測性設計(DFT)介紹-defects&fault models

delay fault model

利用延時故障模型我們可以測到一些timing的故障。有些時候一些輕微的timing delay對系統是完全沒有影響的,但是長時間的delay就會出現問題,尤其是在一些高速系統中,時鐘的頻率都很高。

通常延時故障模型分為兩種

1)跳變延時故障模型(gate delay faults)

增加了對時域特性的約束,在這種故障測試中,先強制驅動測試點電平到故障值,然後在輸入點加上一個跳變的激勵,經過給定時間後檢測測試點是否跳變至正確值,該模型可以檢測出門級電路上的上升跳變過慢(STR,slow -to-rise)或者下降跳變過慢(STF,slow-to-fall)故障。

2)路徑延時故障模型

對指定路徑上所有組合閘電路的跳變延時之和的故障判斷。與跳變延時故障模型所不同的是,這裡以整個路徑上的各個門的管腳與連線節點的連線,取代了跳變延時模型中單個節點作為考察物件。

下面是STR故障的時序示意圖:

可測性設計(DFT)介紹-defects&fault models

Bridging Fault Model

橋接故障模型通俗的講就是兩根不應該接到一起的訊號線意外的連線到了一起。最常見的橋接故障就是兩根訊號線短路。

橋接故障可分為三種類型:輸入橋接故障,反饋橋接故障,非反饋橋接故障。

好的routing可以有效的減少橋接故障,兩根訊號線如果routing比較遠的話,就不會發生橋接故障,如果距離近,就有可能發生。

Stuck-Open Fault Model

在CMOS 裡,有些時候 stuck-at故障模型並不能探測到Stuck-open/Stuck-on的故障。

斷路有可能發生在兩個門之間的連線,訊號線,閘電路內部的訊號線。

因為這些故障可能發生在閘電路內部,而一個邏輯閘有可能是由多個電晶體搭建起來的,所以我們用電晶體級的故障模型。

為了說明這一點,我來舉個例子:

下圖是一個NOR門,正常情況下,當我們在AB端輸入01時,Z端會得到一個邏輯0。

但如果N2點是stuck-open,此時Z端和VSS形成開路,P2和N1的值此時也無法傳到,Z端會保持之前的狀態,0或者1。

可測性設計(DFT)介紹-defects&fault models

除了以上四種故障模型外,還有一種基於電流的故障模型,指的是電路中的缺陷可能會導致過大的漏電流。

儘管有些人認為不導致邏輯錯誤的缺陷不能被稱為故障,但這些缺陷卻顯示了出現可靠性方面的問題。

pseudo-stuck-at 故障模型:主要建立在SA 故障模型上:在單純的SA模型中,觀察代表邏輯值1 或者0 的電壓值;而在pseudo-stuck-at 故障模型中,則是先將故障效應加到指定點,然後觀察電源對整個晶片輸出的電流大小。

這種故障模型是基於在CMOS邏輯中,非翻轉狀態的門只消耗靜態或者二極體反向電流,故靜態情況下晶片的漏電流是非常小的。而任何導通的橋接,短路和斷路故障都將導致靜態電流上升一個數量級以上。

以上便是對故障模型的全面介紹,瞭解故障模型是DFT工作必備的基礎概念,也是為後面做ATPG,打下堅實的基礎,可以說,所有的DFT工作都是為了發現這些故障,篩選出有問題的晶片。

本篇文章就介紹到這裡,後續會有更多DFT的內容上線。歡迎大家在留言區討論,也歡迎大家多提意見!