鎖相環路是一種反饋控制電路，簡稱鎖相環（PLL，Phase-Locked Loop）。鎖相環的特點是利用外部輸入的參考訊號控制環路內部振盪訊號的頻率和相位。因鎖相環可以實現輸出訊號頻率對輸入訊號頻率的自動跟蹤，所以鎖相環通常用於閉環跟蹤電路。
鎖相環在工作的過程中，當輸出訊號的頻率與輸入訊號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環名稱的由來。鎖相環通常由鑑相器（PD，Phase Detector）、低波濾波器（LPF，Low Past Filter）和壓控振盪器（VCO，Voltage Controlled Oscillator）三部分組成，鎖相環組成的原理框圖如圖所示：
鎖相環中的鑑相器又稱為相位比較器，它的作用是檢測輸入訊號和輸出訊號的相位差，並將檢測出的相位差訊號轉換成電壓訊號輸出，該訊號經低通濾波器濾波後形成壓控振盪器的控制電壓，對振盪器輸出訊號的頻率實施控制。假設外部基準時鐘產生的頻率為Fr，電壓振盪器VCO產生的頻率為Fo，當Fr和Fo輸入相位比較器的輸入端時，比較器就會輸出比較誤差訊號PD，如圖所示：
當Fr>Fo時，也就是VCO分頻後的振盪頻率比基準頻率低的時候，比較器會輸出正脈衝訊號，使VCO的振盪頻率提高。
當Fr
誤差訊號PD透過環路濾波器的積分，便可以得到直流電壓VR，由於控制電壓VR發生變化，VOC振盪頻率會發生變化，使得Fr=Fo，當Fr=Fo時，誤差訊號PD會成為高阻狀態，使得PLL鎖栓。
目前市面上已有的鎖相環型別分為模擬鎖相環（PLL/APLL）、數字鎖相環（DPLL/ADPLL）、軟體鎖相環（SPLL/ASPLL）、神經元鎖相環（NPLL）。
模擬鎖相環（PLL/APLL）
APLL用於通訊應用，而且分為環路濾波器頻率響應與單極低通濾波器相等的一階鎖相環，以及靈活性更高且更為複雜的二階鎖相環，如曠時科技的8/12GHz小數N分頻頻率合成器就屬於二階鎖相環，詳細請點選：曠時科技官網。
數字鎖相環（DPLL/ADPLL）
DPLL用於非通訊應用，而且分為採用數字鑑相器以及模擬VCO和環路濾波器的普通DPLL，以及所有元器件均為數字器件的全數字鎖相環（ADPLL）。
軟體鎖相環（SPLL/ASPLL）
SPLL主要用於時鐘/資料恢復，由於多數可由軟體實現，因此具有更高的靈活性。
神經元鎖相環（NPLL）
NPLL將人工神經網路（ANN）作為反饋環路的組成部分，用於大腦生物醫學模擬中的自動語音識別和時間編碼。
注：資料來源於網路，如有侵權，請聯絡刪除，謝謝。
