IT之家 6 月 23 日訊息 首屆 RISC-V 中國峰會於本週在上海科技大學舉辦，在本屆大會上，中科院大學教授、中科院計算所研究員包雲崗，釋出了國產開源高效能 RISC-V 處理器核心 —— 香山。他表示，目前 CPU 領域還沒有一個像 Linux 那樣的開源主線，因此研發團隊判斷，業界需要一個開源的高效能 RISC-V 核，既能被工業界廣泛應用，又能支援學術界試驗創新想法，目標是像 Linux 那樣至少存活 30 年。
香山是在中科院計算所、鵬城實驗室的支援下，透過中國開放指令生態（RISC-V）聯盟聯合業界企業一起開發一款開源高效能 RISC-V 處理器核，首個量產版本“雁棲湖”計劃於今年 7 月流片，採用臺積電 28nm 工藝。
包雲崗稱，該專案經過了一年多的準備工作，建立團隊並申請經費。2020 年 6 月 11 日，香山在 GitHub 上建立了程式碼倉庫。團隊在 1 年的時間裡，25 位同學和老師參與了香山的開發，提交了 3296 次程式碼，
總行數 5 萬餘行
，具有 400 多個文件。
香山是一款開源 RISC-V 處理器核，它的架構代號以湖命名。
第一版架構代號是“雁棲湖”
。這款處理器的 RTL 程式碼於 2021 年 4 月完成，計劃於 7 月基於 TSMC 28nm 工藝流片，
目前頻率為 1。3GHz
。
第二版架構代號是“
南湖
”，這是向建黨 100 週年致敬。“南湖”計劃在今年年底流片，
將採用中芯國際 14nm 工藝，目標頻率是 2GHz
。
具體來看，“雁棲湖”架構是一個 11 級流水、6 發射、4 個訪存部件的亂序處理器核。在發射寬度上已經可以和一些 ARM 高階處理器核相當，但還未進行充分最佳化，因此實際效能還有不小的差距。包雲崗教授的團隊希望未來透過持續迭代最佳化（“南湖”——>“X 湖”——>“Y 湖”——>……），
效能達到 ARM A76 的水平
。
2020 年，團隊基於 Chisel 完成了一款 8 核標籤化 RISC-V 處理器的測試流片，採用了臺積電 28nm 工藝。研發人員基於 GitHub CI 構建了一套流程化的自動迴歸測試框架，這款測試晶片於 2020 年 9 月起，
成功在 FPGA 上啟動 Linux/Debian 系統
。
“香山”處理器核的開發的重要決策之一，是選擇了敏捷設計語言 Chisel，原因是開發效率遠高於 Verilog，實現相同的功能，Chisel 程式碼量僅為 Verilog 的 1/5。
“香山”開發過程中的另一個重要決策便是：高度重視構建支援敏捷設計的流程與工具。這為晶片的開發提供了科學的流程，保證了成功率。此外，研發團隊還開發了十餘種各具特色的工具，支撐起這套敏捷設計流程。
IT之家瞭解到，目前香山正在進行下一代架構“南湖”的開發，目標是今年年底流片，基於中芯國際的 14nm 工藝，
頻率達到 2GHz
，SPECCPU 分值達到 10 分 / GHz，支援雙通道 DDR 記憶體以及 PCIe、USB、HDMI 等更多功能。
官方表示，香山處理器核心的研發得到了北京智源人工智慧研究院的支援，北京微核芯公司資深專家的支援。在第二期，還將聯合位元組跳動、ESWIN、優矽科技等合作伙伴共同開發。
