一直以來，製程節點都是衡量工藝演進的重要數字。一串看似無規律的數字，實際上背後隱含的是摩爾定律所劃分的電晶體柵極最小線寬。
但摩爾定律每兩年翻一番速度之下，早在1997年柵極長度和半截距就不再與這種節點名稱匹配。更何況行業已逼近1nm的極限，行業需要更加科學和更加精密的表述形式。
日前，英特爾CEO帕特·基辛格（Pat Gelsinger）重磅宣佈公司有史以來最為詳細的製程技術路線圖，不僅宣佈在2024年進入埃米（Ångstrom）時代，還宣佈了將以更加科學先進的方式度量製程節點。除此之外，與之相關的突破性架構和技術以及未來的規劃逐一被披露。
製程節點進入埃米時代
在製程節點方面，帕特·基辛格宣佈將會以每瓦效能作為關鍵指標來衡量工藝節點的演進，這是因為對於半導體產品來說，PPA（performance，power and area，效能、功耗、面積）是非常重要的指標。
按照目前的進度來說，英特爾在去年架構日正式宣佈10nm SuperFin，並在後續新品中使用。展望後續，將會以全新的方式命名。
Intel 10nm SuperFin：
這項技術是在2020年架構日正式宣佈的，同年7月在Tiger Lake中使用；後續2021年至強Ice Lake和Agilex FPGA新產品中也已開始使用。
彼時英特爾宣佈的SuperFin技術，是一項媲美製程節點轉換的技術。SuperFin其實是兩種技術的疊加，即Super MIM（Metal-Insulator-Metal）電容器+增強型FinFET晶體。從引數上來看，增強型FinFET擁有M0和M1處關鍵層0。51倍的密度縮放、單元更小晶體密度更高、通孔電阻降低2倍、最低的兩個金屬層提高5-10倍電遷移。
Intel 7：
英特爾此前稱之為10nm Enhanced SuperFin，即對SuperFin技術繼續打磨。Intel 7將會亮相的產品包括2021年面向客戶端的Alder Lake以及 2022年第一季度面向資料中心的Sapphire Rapids。
據介紹，透過對FinFET電晶體最佳化，每瓦效能對比此前釋出的10nm SuperFin提升約10% - 15%。最佳化方面包括更高應變效能、更低電阻的材料、新型高密度蝕刻技術、流線型結構，以及更高的金屬堆疊實現佈線最佳化。而在本次宣佈中英特爾徹底刪除掉“nm”，改為綜合PPA評定的每瓦效能。
Intel 4：
英特爾此前稱之為Intel 7nm。Intel 4將於2022年下半年投產，2023年出貨，產品包括面向客戶端的Meteor Lake和麵向資料中心的Granite Rapids。
需要注意的是，Intel 4是首個完全採用EUV光刻技術的英特爾FinFET節點，EUV採用高度複雜的透鏡和反射鏡光學系統，將13。5nm波長的光對焦，從而在矽片上刻印極微小的圖樣。相較於之前使用波長為193nm的光源（DUV）的技術，這是巨大的進步。與Intel 7相比Intel 4的每瓦效能提高了約20%。
Intel 3：
Intel 3繼續受益於FinFET技術，Intel 3將於2023年下半年開始生產相關產品。
這是一個比通常的標準全節點改進水平更高的電晶體效能提升。Intel 3將實現更高密度、更高效能的庫；提高了內在驅動電流；透過減少通孔電阻，優化了互連金屬堆疊；與Intel 4相比，Intel 3在更多工序中增加了EUV的使用。較之Intel 4，Intel 3將在每瓦效能上實現約18%的提升。
Intel 20A：
PowerVia和RibbonFET這兩項突破性技術正式開啟了埃米時代，Intel 20A預計將在2024年推出。所謂Intel 20A中的“A”代指埃米，1埃米Angstrom =10^-10，1奈米=10埃米。
根據介紹，PowerVia是英特爾獨有、業界首個背面電能傳輸網路，它消除晶圓正面的供電佈線需求，最佳化訊號佈線，同時減少下垂和降低干擾。RibbonFET是英特爾對於GAA電晶體的實現，是公司自2011年率先推出FinFET以來的首個全新電晶體架構，提供更快的電晶體開關速度，同時以更小的佔用空間實現與多鰭結構相同的驅動電流。
Intel 18A：
這僅僅是一種前瞻性說法，未來英特爾將會繼續提升RibbonFET，Intel 18A是面向2025年及更遠的未來的。此時，行業將繼續向更小的埃米提升。
需要特別注意的是，英特爾還將會定義、構建和部署下一代High-NA EUV，並有望率先獲得業界第一臺High-NA EUV光刻機。英特爾正與ASML密切合作，確保這一行業突破性技術取得成功，超越當前一代EUV。
圍繞電晶體結構轉變的製程節點
透過觀察路線圖，實際上Intel制定的發展路線是圍繞電晶體結構進行轉變的。在步入埃米時代Intel 20A之前，FinFET（Field-effect transistor）工藝仍然擁有極大的最佳化空間，在步入埃米時代後直接轉向GAA（Gate-All-Around）的RibbonFET。此前臺積電也曾表示，決定仍讓3nm製程維持FinFET架構。
根據公開資料顯示，時下先進製程技術方面，使用的均為FinFET（Field-effect transistor）技術，7nm是FinFET的物理極限，但得益於深紫外（DUV）和極紫外（EUV），製程得以突破7nm、5nm。因此，不難看出Intel的想法與行業是一致的，在Intel 4時候完全引入EUV光刻技術，繼續讓FinFET結構發揚光大。
當然，英特爾的FinFET與行業不同之處在於疊加了Super MIM（Metal-Insulator-Metal）電容器，變為SuperFin技術。該技術由一類新型的“高K”（ Hi-K）電介質材料實現，該材料可以堆疊在厚度僅為幾埃厚的超薄層中，從而形成重複的“超晶格”結構。 這是一項行業內領先的技術，領先於其他晶片製造商的現有能力。
透過這樣的疊加和對FinFET結構的繼續最佳化，可以支撐製程節點轉換到等效2nm節點。但FinFET畢竟有極限，在製程到達埃米級別之時，英特爾選擇的也是GAA結構。學術界普遍認為GAA是3nm/2nm之後電晶體的路，廠商也有類似GAAFET的釋出。
英特爾將自己實現的GAA稱之為RibbonFET，這是一種將柵極包裹在源極和漏極的工藝。而從此時開始，Intel也將會引入更高精度的EUV技術，稱之為High-NA EUV，幫助實現埃米級別的提升。值得一提的是，High NA EUV光刻機可謂是炙手可熱的產品，其目標是將製程推進到1nm以下，而傳言中該光刻機成本甚至超過一架飛機，大約3億美元。
為什麼英特爾執意要把數字放到埃米級別？從英特爾CEO的話中我們可以窺探一二，帕特·基辛格說：“摩爾定律仍在持續生效。對於未來十年走向超越‘1nm’節點的創新，英特爾有著一條清晰的路徑。我想說，在窮盡元素週期表之前，摩爾定律都不會失效，英特爾將持續利用矽的神奇力量不斷推進創新。”
英特爾既是摩爾定律的發源地，也是忠實的執行者。按照摩爾定律原本的劃分方式2nm到1nm之間實質上還是擁有很大的發掘空間，而到1nm之後行業也需要一種全新的劃分方式來定義製程節點。此前，行業一直在廣泛討論矽極限的1nm之後的世界，英特爾則直接給出答案——埃米。
“奈米數字遊戲”或被終結
英特爾將製程節點變為每瓦效能的測量方式實際上也是有過先例的。在筆者看來，這種度量方式更加客觀，更能讓行業進行客觀的效能對比。
另外，筆者認為，這種轉變也是為了此前帕特·基辛格宣佈的IDM 2。0的推進做準備。IDM 2。0中，英特爾不僅要開放代工業務，也將引入外部代工，以全新的製程節點測量方式能夠方便客戶進行橫向對比。
資料顯示，2017年英特爾引入了電晶體每平方毫米以及SRAM單元尺寸作為客觀的對比指標，臺積電7nm為90 MTr/mm2，而英特爾的10nm為100 MTr/mm2，這也就能解釋為什麼業界一直傳言英特爾的10nm和7nm效能相當。
此前，筆者也曾撰文評論過行業存在的“奈米數字遊戲”現象。雖然製程節點在發明之初，代指的還是柵極長度，但其實從1997年開始，柵極長度和半節距與過程節點名稱不再相匹配，之後的製程節點實際意義上不再與之相關。
代工廠在電晶體密度增加很少情況下，仍然會為自己製程工藝命名新名，但實際上並沒有位於摩爾定律曲線的正確位置。
臺積電營銷負責人Godfrey Cheng其實曾經也親口承認，從0。35微米開始，工藝數字代表的就不再是物理尺度，而7nm/N7只是一種行業標準化的屬於而已，此後還會有N5等說法。同時，他表示也確實需要尋找一種新的語言來對工藝節點進行描述。
筆者認為，英特爾在率先使用這種度量方式之後，能夠有效敦促行業形成標準規範。誠然，英特爾並沒有強制要求行業進行統一度量，但英特爾仍然是以開放的態度願意將這種規則分享於外界，讓摩爾定律得以在正確的道路上發展。
封裝影響下的摩爾定律
當然，不容忽視的是，封裝技術正在成為摩爾定律的新拐點。一直以來，英特爾都將製程和封裝放在一起，此次也有全新的封裝技術被披露。
2。5D封裝方面，英特爾宣佈下一代Sapphire Rapids伺服器 CPU將成為採用EMIB（嵌入式多晶片互連橋接）批量出貨的首個英特爾®至強®資料中心產品。根據解釋，這是業界首次透過EMIB將兩個光罩尺寸的器件連線在一起，最終讓器件效能和單片處理器是一樣的。另外，英特爾還宣告了下一代EMIB的凸點間距將從55微米縮短至45微米。
3D封裝方面，Foveros將會開創下一代Foveros Omni技術以及對Foveros Omni的補充技術Foveros Direct。Foveros Omni之前名為ODI（Omni-Directional Interconnect），Foveros Direct之前名為Hybrid Bonding技術。當然本次宣佈並不只是名字的統一，相關技術也將會持續推進。
從技術角度來看，Foveros Omni允許裸片分解，將基於不同晶圓製程節點的多個頂片與多個基片混合搭配，透過高效能3D堆疊技術為裸片到裸片的互連和模組化設計提供了無限制的靈活性。Foveros Direct則實現了向直接銅對銅鍵合的轉變，可以實現低電阻互連，並使得從晶圓製成到封裝開始，兩者之間的界限不再那麼截然。
封裝雖然和摩爾定律沒有直接關聯，但卻又影響著摩爾定律的發展。這是因為封裝能夠減少晶片間的凸點間距，增大凸點密度。整體的密度越大，實際上也代表著單位面積上電晶體數量越密。英特爾一直洞察到這種關係，所以在此前宣佈的六大支柱中是“製程&封裝”這種合併的關係。
總結
除了技術上的宣發，英特爾宣佈了兩個重磅的合作訊息：AWS將成為首個採用英特爾代工服務（IFS）先進封裝解決方案的客戶，高通將成為採用Intel 20A先進製程工藝的客戶。
製程節點從逐漸偏離物理量約束，到逼近1nm極限，英特爾率先為行業鋪墊了前路。除了製程節點，還要關注異構整合這一路徑。據透露，未來英特爾會在每個節點上公佈工藝是如何整合的，這超出現在行業命名方法之外，這也是未來整個行業也需要帶進來的一個觀念。
遠望未來，製程和封裝技術將繼續飛揚。在窮盡元素週期表之前，摩爾定律都不會失效，探索之路依然長路漫漫。
文/付斌，歡迎關注21ic電子網
