我們說做PCB板就是把設計好的原理圖變成真正的PCB電路板。請不要低估這個過程。工程中有很多原則上可行的東西很難實現，或者其他人無法實現別人能實現的東西。因此，做好PCB板並不難，但做好PCB板並不容易。
微電子領域的兩個主要困難在於高頻訊號和弱訊號的處理。在這方面，PCB的生產水平尤為重要。同樣的原理設計，同樣的元件，不同的人制作的PCB有不同的結果，那麼如何製作一個好的PCB板呢？根據我們過去的經驗，我想談談我們對以下幾個方面的看法：
01
明確設計目標。
接受設計任務，首先先要明確其設計目標，即普通PCB板、高頻PCB板、小訊號處理PCB板或高頻小訊號處理PCB板。如果是普通PCB板，只要佈局合理整潔，機械尺寸準確，如果有中負載線和長線，就要採取一定的手段來減輕負載，加強長期驅動，重點是防止長期反射。
當板上有超過40mHz的訊號線時，應特別考慮這些訊號線，如線間串擾。如果頻率較高，則對佈線長度有更嚴格的限制。根據分佈引數的網路理論，高速電路與其連線之間的相互作用是決定性因素，在系統設計中不容忽視。隨著門傳輸速度的提高，訊號線上的反對將相應增加，相鄰訊號線之間的串擾將成正比增加。通常，高速電路的功耗和熱耗散也很大，在製作高速PCB時應給予足夠的重視。
當板上有毫伏甚至微伏的弱訊號時，需要特別注意這些訊號線。由於小訊號太弱，很容易受到其他強訊號的干擾施往往是必要的，否則會大大降低信噪比。因此，有用的訊號被噪聲淹沒，無法有效提取。
在設計階段也應在設計階段考慮。測試點的物理位置和隔離不容忽視，因為一些小訊號和高頻訊號不能直接新增探頭進行測量。
此外，還應考慮其他相關因素，如板層數、元件的包裝形狀、板的機械強度等。在製作PCB板之前，我們應該知道設計的設計目標。
02
瞭解所用部件的功能對佈線的要求。
眾所周知，一些特殊元件在佈局佈線時有特殊要求，如LOTI和APH使用的模擬訊號放大器。模擬訊號放大器應穩定穩定，紋波小。模擬小訊號部分應儘量遠離功率裝置。在OTI板上，大部分小訊號放大器還專門配備了遮蔽罩，以遮蔽雜散的電磁干擾。NTOI板上使用的GLINK晶片採用ECL工藝，功耗大，加熱嚴重。佈局時必須特別考慮散熱問題。如果採用自然散熱，應將GLINK晶片放置在空氣流通順暢的地方，散熱不能對其他晶片產生很大影響。如果板上有喇叭或其他大功率裝置，也應足夠重視可能對電源造成嚴重汙染的問題
03
考慮元件佈局。
部件佈局中首先要考慮的因素之一是電氣效能。儘量將密切相關的部件放在一起，特別是對於一些高速線路，佈局應儘可能短，功率訊號和小訊號器件應分開。在滿足電路效能的前提下，還應考慮部件擺放整齊、美觀、易於測試、板材機械尺寸、插座位置等。
高速系統中的接地和相互連線上的傳輸延遲時間也是系統設計中首要考慮的因素。訊號線上的傳輸時間對系統的總速度有很大的影響，特別是對於高速ECL電路。雖然積體電路塊本身的速度很高，但由於底板上普通的相互連線（每30cm線長約2ns延遲）會增加延遲時間，系統速度可以大大降低像移位暫存器一樣的速度，同步計數器最好放在同一外掛板上，因為不同外掛板上的時鐘訊號傳輸延遲時間不相等，可能導致移位暫存器所有者錯誤，如果不能放在板上，同步是關鍵，從公共時鐘源到每個外掛板的時鐘線的長度必須相等。
04
考慮佈線。
隨著OTNI和星形光纖網的設計，未來將有更多100mHz以上的高速訊號線板進行設計。這裡將介紹高速線路的一些基本概念。
傳輸線
印刷電路板上的任何長訊號通道都可以被視為一條傳輸線路。如果線路的傳輸延遲時間比訊號上升時間短得多，那麼在訊號上升過程中所有者的反射就會被淹沒。不再出現過沖、反衝和鈴聲，對於目前大多數MOS電路，由於線路傳輸延遲時間比上升時間大得多，線路可以長米，無訊號扭曲。對於快速的邏輯電路，特別是超高速ECL。
在積體電路方面，由於邊緣速度的加快，如果沒有其他措施，線路的長度必須大大縮短，以保持訊號的完整性。
有兩種方法可以使高速電路在相對較長的線上工作而沒有嚴重的波形失真。TTL採用肖特基二極體在快速下降邊緣的位移方法，使過沖量在低於地電位的二極體壓降電平上被夾緊，從而降低了後面的反衝幅度。允許在緩慢上升邊緣進行過沖，但由於電平H狀態下電路相對較高的輸出阻抗（50~80Ω）而衰減。此外，由於電平H狀態的抗擾性較大，反衝問題不是很突出。對於HCT系列裝置，如果採用肖特基二極體位移和串聯電阻端接方法，改進效果將更加明顯。
